56GbpsのPAM4信号に対応したトランシーバーを開発 ―NANDフラッシュメモリモジュールの広帯域化により、産業のスマート化に貢献―(NEDO)

2022.10.11 更新

　NEDOが進める「ポスト5G情報通信システム基盤強化研究開発事業」において、キオクシア株式会社は56GbpsのPAM4信号を送受信できるトランシーバーを開発し、その動作実証に成功しました。

　データ通信の伝送容量を拡張するため、近年データセンターなどではPAM4方式（4値のデータ転送方式）の高速通信が採用され始めています。一方で、トランシーバーがクロック信号（回路の動作タイミングの基準となる信号）を正しく抽出できず、受信性能が大きく劣化するという課題がありました。今回、このクロックの誤認識を回避する技術を開発し、試作したトランシーバーでの動作実証に成功しました。

　今後、NANDフラッシュメモリとメモリコントローラー間のインターフェースに本技術を活用することで、広帯域・大容量のメモリモジュールの実現が可能となります。本メモリモジュールを実装したMobile Edge Computing（MEC）サーバーを第5世代移動通信（5G）ネットワーク内に設置し、ビッグデータ解析を行うことで、IoTをはじめとする産業のスマート化が期待されます。

　なお本成果は、IEEEのSolid-State Circuits Society（SSCS）が主催する国際会議「ESSCIRC（European Solid-State Circuits Conference、期間：2022年9月19日～22日）」に採択され、キオクシア株式会社が現地時間の9月22日に発表しました。

図1　今回試作したトランシーバーのチップ写真（16nm-FinFETプロセスで試作）　©2022 IEEE （※7）

1.概要

　近年の第5世代移動通信（5G）やIoTの普及により、データ通信のさらなる高速化が求められています。これに伴い、そのインフラであるデータセンターなどでは、伝送容量を拡張するため、伝送方式として従来のNRZ^※1方式に代わりPAM4^※2方式が採用されるようになってきました。また、受信データに含まれるタイミング情報（クロック）とデータを分離するために利用するクロック・データ・リカバリ（CDR）^※3も、従来は変調レート^※4の2倍のクロック信号が用いられてきましたが、消費電力が大きくなるという課題を解消するため、変調レートと同じ速度のクロックを用いるCDRの採用が広がりつつあります。しかしながら、このCDRでPAM4の信号を受信すると、データを誤認することによりクロック信号を正しく抽出できず、データの判別ができない状況が発生することがあり、PAM4トランシーバーの受信性能が大きく劣化するという課題がありました。

　こうした背景のもと、NEDO（国立研究開発法人新エネルギー・産業技術総合開発機構）とキオクシア株式会社は、「ポスト5G情報通信システム基盤強化研究開発事業／広帯域大容量フラッシュメモリモジュールの研究開発」（以下、本NEDO事業）において、コンパレーター^※5をNRZモードで動作させることにより、クロック信号を正しく抽出し、その後、PAM4モードに移行することによって毎秒56ギガビット（56Gbps）^※6のPAM4信号を送受信できるトランシーバーを開発、その実証に成功しました。

　なお本成果は、IEEEのSolid-State Circuits Society（SSCS）が主催する国際会議「ESSCIRC（European Solid-State Circuits Conference、期間：2022年9月19日～22日開催地：伊ミラノ市）」に採択され、キオクシア株式会社が現地時間の9月22日に発表しました※^※7。

2.今後の予定

　キオクシア株式会社は本NEDO事業で研究開発中のメモリデイジーチェーン技術^※8に今回の成果を活用し、広帯域大容量フラッシュメモリモジュールの研究開発を進め、消費電力40W以下、容量5TB以上、帯域64GB／s以上のメモリモジュールの実現を目指します。

　これにより、5Gネットワーク内に設置した、本メモリモジュールを実装したMobile Edge Computing（MEC）サーバー^※9におけるビッグデータ解析が可能となり、IoTをはじめとする産業のスマート化が期待されます。

注釈

※1　NRZ: 非ゼロ復帰方式（Non Return to Zero）の略称で、1ビットのデータ（0，1）を2つのアナログレベルのパルス信号として伝送する方式です。