メモリーとプロセッサーを分離した新たな量子コンピューターのアーキテクチャーを提案～移植性の優れた高メモリー効率な設計で実用的な量子計算への道を切り開く～(JST)

ポイント

「コピーできない」という量子力学の制約のもとでメモリーとプロセッサーの役割を再定義し、汎用（はんよう）性と移植性に優れたロードストア型誤り耐性量子コンピューターの設計を新たに提案。

実用的な量子計算において、従来の量子コンピューターと比較して計算時間の増加を約３パーセントに軽減しつつ、必要なハードウェアの規模を約４０パーセント削減できることを示した。

本成果は発展の初期段階である量子計算機アーキテクチャー研究や、量子誤り耐性計算機の早期実用化に向けた開発に貢献すると期待される。

＜概要＞

東京大学 大学院理学系研究科の小堀 拓生 大学院生（当時 日本電信電話 インターン生）と藤堂 眞治 教授、日本電信電話株式会社の鈴木 泰成 研究員と徳永 裕己 研究員、理化学研究所 量子コンピュータ研究センターの上野 洋典 基礎科学特別研究員、そして九州大学 大学院システム情報科学研究院の谷本 輝夫 准教授らによる研究グループは、従来の計算機の基本設計であるロードストア型計算機の考え方を量子計算機に適用した、新たな誤り耐性量子計算のアーキテクチャーを提案しました。本技術は、プログラムの高い移植性（他の環境への移行のしやすさ）と高効率な量子ハードウェアの活用を可能とするものであり、有用な量子計算の早期実現を加速することが期待されます。
本成果は、２０２５年３月１日から開催されている「Ｔｈｅ ３１ｓｔ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｈｉｇｈ－Ｐｅｒｆｏｒｍａｎｃｅ Ｃｏｍｐｕｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ（ＨＰＣＡ２０２５）」で発表されます。

本研究は、科学技術振興機構（ＪＳＴ） ムーンショット型研究開発事業 ムーンショット目標６「２０５０年までに、経済・産業・安全保障を飛躍的に発展させる誤り耐性型汎用量子コンピュータを実現」（プログラムディレクター：北川 勝浩 大阪大学 量子情報・量子生命研究センター センター長）、研究開発プロジェクト「誤り耐性型量子コンピュータにおける理論・ソフトウェアの研究開発」（プロジェクトマネージャー（ＰＭ）：小芦 雅斗 東京大学 大学院工学系研究科 教授）（ＪＰＭＪＭＳ２０６１）、「超伝導量子回路の集積化技術の開発」（プロジェクトマネージャー（ＰＭ）：山本 剛 日本電気株式会社 セキュアシステムプラットフォーム研究所 主席研究員）（ＪＰＭＪＭＳ２０６７）、「スケーラブルで強靭な統合的量子通信システム」（プロジェクトマネージャー（ＰＭ）：永山 翔太 慶應義塾大学、大学院政策・メディア研究科 特任准教授）（ＪＰＭＪＭＳ２２６Ｃ）、ＪＳＴ 戦略的創造研究推進事業 個人型研究（さきがけ）「革新的な量子情報処理技術基盤の創出」研究領域（研究総括：富田 章久）における研究課題「信頼性を持つ量子コンピュータ・アーキテクチャの研究」（ＪＰＭＪＰＲ２０１５）、ＪＳＴ 戦略的創造研究推進事業 チーム型研究（ＣＲＥＳＴ）「量⼦・古典の異分野融合による共創型フロンティアの開拓」研究領域（研究総括：井元 信之）における研究課題「分散量子コンピューティングの共創的マルチレイヤー設計とその実装」（ＪＰＭＪＣＲ２３Ｉ４）、「古典計算との協調利用による誤り耐性量子計算機の利用方法の開拓」（ＪＰＭＪＣＲ２４Ｉ４）、ＪＳＴ 共創の場形成支援プログラム「量子ソフトウェアとＨＰＣ・シミュレーション技術の共創によるサスティナブルＡＩ研究拠点」（ＪＰＭＪＰＦ２２２１）、ＪＳＴ 次世代研究者挑戦的研究プログラム（ＳＰＲＩＮＧ）「グリーントランスフォーメーション（ＧＸ）を先導する高度人材育成」（ＪＰＭＪＳＰ２１０８）、文部科学省 光・量子飛躍フラッグシッププログラム（Ｑ－ＬＥＡＰ）（ＪＰＭＸＳ０１２０３１９７９４、ＪＰＭＸＳ０１１８０６８６８２）、科学研究費助成事業（２２Ｈ０５０００、２２Ｋ１７８６８、２４Ｋ０２９１５）、による支援を受けて行われました。

＜プレスリリース資料＞

本文PDF（696KB）

＜論文タイトル＞

“LSQCA: Resource-Efficient Load/Store Architecture for Limited-Scale Fault-Tolerant Quantum Computing”

最新のEMC関連規格動向は『月刊EMC』にて随時掲載しています。

Copyright(C) Kagakujyoho shuppan Co., Ltd. All rights reserved.
※記事の無断転用を禁じます。