半導体デバイスの動作中に内部構造の可視化に成功～半導体を評価する新しい手法の提案～(JST)

ポイント

半導体デバイスの中心的な役割を担うｐ型とｎ型半導体を接合したｐｎ接合界面が発見されて以来約７０年間、ｐｎ接合界面が直接観察されることはなかった。

福本氏が開発した半導体中の伝導電子が可視化できる装置を発展させることで、ｐｎ接合界面に形成される電子が空乏化した領域の実空間およびエネルギー空間観測に成功した。

この手法は、画像を用いた半導体デバイスの評価を可能にし、あらゆる半導体デバイスに適用できることから、半導体産業の発展に貢献することが期待される。

＜概要＞

高エネルギー加速器研究機構 物質構造科学研究所に設置されているフェムト秒パルスレー ザーを光源とする光電子顕微鏡装置（フェムト秒光電子顕微鏡）を用いて、半導体デバイスの動作下において、ｐｎ接合界面に形成され、電流の制御に重要な役割を担う空乏層の形状のイメージングに成功しました。この手法は、半導体デバイスの性能を評価しながら、その内部の様子が可視化できる新たな手法として、ダイオード、トランジスタ、太陽電池、ＬＥＤなど様々な半導体デバイスへの利用が期待されます。
本研究成果は、２０２５年４月９日に「Ｎａｎｏ Ｌｅｔｔｅｒｓ」ｖｏｌｕｍｅ２５（オンライン版）に掲載されます。

本研究は、文部科学省 光・量子飛躍フラッグシッププログラム（Ｑ－ＬＥＡＰ） ＪＰＭＸＳ０１１８０６８６８１、科学技術振興機構（ＪＳＴ） 創発的研究支援事業 ＪＰＭＪＦＲ２０３Ｐ、ＪＳＰＳ科研費 １５Ｋ１７６７７、２１Ｈ０１７５２、２３Ｈ００２６９の助成を受けて実施されました。

＜プレスリリース資料＞

本文PDF（519KB）

＜論文タイトル＞

“Imaging p-n Junctions Using Operando Photoemission Electron Microscopy”
ＤＯＩ：https://doi.org/10.1021/acs.nanolett.5c00513

最新のEMC関連規格動向は『月刊EMC』にて随時掲載しています。

Copyright(C) Kagakujyoho shuppan Co., Ltd. All rights reserved.
※記事の無断転用を禁じます。