プリント配線板電源層からの放射雑音低減法（月刊EMC）

近年、情報化社会の進展に伴い、デバイスの高速化や高密度実装が進んでいる。それにより、高速スイッチング動作時に回路基板の電源層に生じる電源雑音や、それに起因する回路基板からの放射雑音が問題となっている。

回路基板の電源層からの放射雑音低減方法として、基板周辺端部の電源層間に整合用の抵抗を付加することによって反射を無くす方法を提案している。３次元電磁界解析により放射雑音の低減効果を確認するとともに、開口電源層、分割電源層への適用評価を行った。さらに、不均等配置や三角形状エッジの電源層とすることにより、付加する抵抗数を削減できる見通しを得た。

1．はじめに

情報化社会の進展に伴い、情報機器を構成するLSIは更なる大規模化が進むとともに、その動作速度はGHzオーダーとなりつつある。このため、回路基板には高密度実装が要求され、基板内の電源条件にとってはより厳しさが増している。回路基板内の高速LSIが動作することにより、電源層間（Vcc層、Gnd層）に大きな電位変動が生じ、回路基板から放射される雑音が問題となっている。放射雑音を低減する方法として、コンデンサ付加方法や電磁吸収体を使用した方法が検討されている。

本研究では、電源層における雑音定在波の発生を抑制し、放射雑音を低減する方法について検討を進めている。ここでは、基板周辺部に整合終端用の抵抗を付加することによって、生じた雑音エネルギーを吸収する方法を提案し、その有効性についてシミュレーションにより評価した。さらに、開口部がある電源層ならびに多種電源に対応した分割電源層を有する回路基板への適用検討を進め、抵抗を低減する付加位置や基板端形状についても検討した。

続きは『月刊EMC No.343 』にて

Copyright(C) Kagakujyoho shuppan Co., Ltd. All rights reserved.
※記事の無断転用を禁じます。